Canal-U

Mon compte
Inria

Modèles mémoire pour les multiprocesseurs à mémoire partagée


Copier le code pour partager la vidéo :
<div style="position:relative;padding-bottom:56.25%;padding-top:10px;height:0;overflow:hidden;"><iframe src="https://www.canal-u.tv/video/inria/embed.1/modeles_memoire_pour_les_multiprocesseurs_a_memoire_partagee.18422?width=100%&amp;height=100%" style="position:absolute;top:0;left:0;width:100%;height: 100%;" width="550" height="306" frameborder="0" allowfullscreen scrolling="no"></iframe></div> Si vous souhaitez partager une séquence, indiquez le début de celle-ci , et copiez le code : h m s
Auteur(s) :
MARANGET Luc

Producteur Canal-U :
Inria
Contacter le contributeur
J’aime
Imprimer
partager facebook twitter Google +

Modèles mémoire pour les multiprocesseurs à mémoire partagée

La plupart des systèmes qui s'apparentent à des ordinateurs un tant soit peu sophistiqués comprennent plusieurs unités de calcul qui communiquent par l'intermédiaire d'une mémoire partagée.

 

La programmation de ces systèmes est notoirement difficile, en raison de l'explosion de l'espace des états possibles du système. Mais il existe une autre difficulté : ces systèmes ne suivent pas le modèle simple de fils d'exécution exécutant chacun à leur tour des instructions dans l'ordre du programme et agissant instantanément sur la mémoire commune. Cette situation résulte des optimisations matérielles, telles que l'exécution *out-of-order* et spéculative, ainsi que de la présence de tampons et de caches destinés à ne pas contraindre les coeurs d'exécution à avancer au rythme de la mémoire. Ces optimisations matérielles ne changent pas le modèle d'exécution séquentielle, mais deviennent visibles des programmes parallèles.

L'exposé portera sur la définition de modèles rigoureux et précis du comportement des machines multiprocesseurs, un préalable nécessaire pour l'écriture de compilateurs, d'outils d'analyse et d'idiome de programmation *lock-free* pour la programmation parallèle. Nous confrontons systématiquement nos modèles aux machines effectivement disponibles. Cette démarche aboutit à la proposition de modèles crédibles et expérimentalement vérifiés pour les machines à base de processeurs Intel x86, IBM Power et ARM. À l'occasion nous avons trouvé quelques bugs dans les implantations matérielles de ces architectures.

  •  
    Label UNT : Unisciel
  •  
    Date de réalisation : 2 Juillet 2015
    Durée du programme : 36 min
    Classification Dewey : Génie informatique : Mémoire
  •  
    Catégorie : Conférences
    Niveau : niveau Master (LMD), niveau Doctorat (LMD), Recherche
    Disciplines : Informatique, Informatique
    Collections : La demi-heure de science : pourquoi mène t-on des recherches dans ce domaine là ? Inria Paris - Rocquencourt
    ficheLom : Voir la fiche LOM
  •  
    Auteur(s) : MARANGET Luc
    Editeur : INRIA (Institut national de recherche en informatique et automatique)
  •  
    Langue : FRA
    Mots-clés : modèle mémoire, multiprocesseur, mémoire partagée
    Conditions d’utilisation / Copyright : © Inria Paris - Rocquencourt
 

commentaires


Ajouter un commentaire Lire les commentaires
*Les champs suivis d’un astérisque sont obligatoires.
Aucun commentaire sur cette vidéo pour le moment (les commentaires font l’objet d’une modération)
 

Dans la même collection

 Explorations Mathématiques de l'activité du cerveau
 Logic-based static analysis for the verification of programs with dynamically allocated data structures
 Resolving Entities in the Web of Data
 Wireless In the Woods: Monitoring the Snow Melt Process in the Sierra Nevada
 Phénomènes Aléatoires dans les Réseaux
 Gestion de données personnelles respectueuse de la vie privée
 Génération de maillages pour la simulation numérique
 Transport Optimal et théorème de Brenier
 Réseau optiques, algorithmes et probabilités
 Réduction de modèles de voies de signalisation intracellulaire
 Apprentissage automatique et Big Data
 Quelques questions biomathématiques soulevées par les axes neuro-endocriniens
 Codes correcteurs quantiques
 Quelques modèles solubles pour le trafic routier
 Interopérabilité de protocoles pour des systèmes mobiles émergents dans l’Internet du futur
 Preuve automatique de la sûreté de logiciels critiques
 Cryptanalyse : le fondement de la sécurité
 Transitions de phase : entre physique, mathématiques et informatique
 OCamlPro : promouvoir dans l’industrie un langage de programmation issu de la recherche
 Mesure de la qualité d'expérience Internet depuis le réseau domestique
 Langages de programmation et concurrence, une relation toujours épineuse
 Test et vérification automatique pour systèmes musicaux interactifs
 Aspects temporels dans les systèmes embarqués critiques
 Utilisation d’algorithmes de calcul scientifique en topologie et vice-versa
 Futurs véhicules terrestres : autonomie ou automatisation ?
FMSH
 
Facebook Twitter Google+
Mon Compte